本文首发于黑粉科技公众号 · 2026-05-27 · 图片来源：华为官方 / ISCAS 2026 现场
一、摩尔定律，60年后的告别仪式
1965年，英特尔前身仙童半导体研发总监戈登·摩尔随手画了条曲线：集成电路晶体管数量每18至24个月翻一番。这篇四页纸的文章，此后定义了万亿美元产业60年的节奏。
但今天，这条路越来越难走了。物理极限（量子隧穿）和经济极限（EUV成本翻倍）同时压上来，「后摩尔时代」已经徘徊了近20年。
两堵墙
- 物理极限：栅极压缩到几纳米，量子隧穿电流指数级攀升，漏电和变异几乎无解
- 经济极限：EUV光刻机 + 多重曝光，每代节点的光罩步骤翻倍，单管成本不降反升
- 芯片行业的「摩尔红利」窗口，正在肉眼可见地收窄
二、什么是「韬定律」？一个字母解释清楚
2026年5月25日，ISCAS 2026上海，华为半导体业务部总裁何庭波正式发布「韬（τ）定律」：
以「时间缩微」替代「几何缩微」，以系统性降低时间常数 τ 为目标，通过逻辑折叠等创新技术持续压缩信号传播时延，实现半导体与电子系统的持续演进。
τ 是物理学时间常数符号，在数字电路中 delay = R × C。韬定律的核心洞见：决定芯片快慢的不只是管子数量，还有信号速度。
用城市交通理解两条路
- 几何缩微（摩尔定律）= 不断把道路压窄、楼房缩小，硬塞更多人进城
- 时间缩微（韬定律）= 不扩大城市，重新规划路网、建立交桥、拉直绕道
三、逻辑折叠：把芯片从平房改建成复式公寓
逻辑折叠（LogicFolding）把传统2D平面走线「折叠」成双层3D结构，大幅缩短关键路径走线长度。
平房 vs 复式公寓：传统芯片 = 单层大仓库，取货要跑几百米绕一圈；逻辑折叠 = 改成多层货架，上下几层就搞定，路径缩短好几倍。
麒麟2026是首款完整采用逻辑折叠的芯片，基于「自由逻辑」设计理念从单层扩展到双层，今年秋季随 Mate 90 系列发布。
具体成果
- 晶体管密度提升 55%（238 MTr/mm²，超越台积电 N3P 的 224 MTr/mm²）
- 功耗效率提升 41%
- 2031年目标：等同 1.4nm 制程晶体管密度（400+ MTr/mm²）
「等效1.4nm」不等于物理上制造出了1.4nm芯片——而是通过设计架构创新，在有效性能和密度上达到近似水平，绕开对EUV光刻机的依赖。
四、逻辑折叠 ≠ 3D封装，别搞混了
台积电的 3DFabric / SoIC / CoWoS 和华为的逻辑折叠，根本不是一回事。
- 3D封装 = 把已经盖好的几栋楼叠在一起（封装层，物理集成）
- 逻辑折叠 = 在设计图纸阶段就把单层平面户型改成复式公寓（设计层，设计重构）
换句话说：台积电在做「物理学」的3D，华为在做「设计学」的3D。两者互补，不矛盾。
逻辑折叠还需要一套全新的EDA工具支持——从标准单元库的三维表征，到时序分析的底层重构。
五、381款量产芯片，藏了6年的秘密
韬定律背后是四层协同优化体系：
- 器件层：优化晶体管与互连的电阻和寄生电容，从物理底层缩微 τ
- 电路层：逻辑折叠（LogicFolding），缩短关键路径走线，降低RC负载
- 芯片层：软件-架构-芯片全栈协同，细粒度控制指令/数据流，降低端到端执行时间
- 系统层：灵衢总线（Lingqu Bus）新互联协议，超节点统一内存编址，大幅降低通信时延
过去6年，华为已基于此体系设计量产381款芯片，覆盖手机SoC · AI加速器 · 基带 · 射频 · 电源管理 · 车载全线。
六、路线图：今年秋天就能买到第一款
- 2026年（当前）：麒麟9030，已量产，~5nm DUV，155 MTr/mm²
- 2026年秋季：麒麟2026（Mate 90首发），双层逻辑折叠，238 MTr/mm²
- 2030年：昇腾AI加速器 + 数据中心集群全面采用，替代受限Nvidia方案
- 2031年：高端芯片晶体管密度等同 1.4nm 制程（400+ MTr/mm²）
消息一出，中芯国际（SMIC）股价当天涨了 7.6%。市场认为国内先进封装和制造产业链都将直接受益。
七、三条路，三家公司，各选哪边？
- Intel → RibbonFET全环绕栅 + PowerVia背面供电（器件创新，几何缩微最后冲刺）
- 台积电 TSMC → 3DFabric · SoIC · CoWoS（封装革命，物理堆叠）
- 华为 HiSilicon → 逻辑折叠（设计重构，时间维度，绕过EUV）
三条路之间并不是非此即彼的关系，但核心出发点不同：Intel和台积电仍在围绕「怎么把管子做得更小/叠得更近」打转，华为跳出来重新定义了维度。
八、被制裁逼出来的发明？
2019年断供台积电、EUV禁运——华为用6年时间走出了第三条路。不能在制程上卷，就在设计上卷；不能缩小空间里的管子，就缩短时间里的信号。
「未来一定属于开放合作。在韬定律的路径下，我们期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业持续发展。」 —— 何庭波，ISCAS 2026
一句话总结：韬定律 = 在摩尔定律撞墙后，从时间维度重新定义芯片性能增长。今年秋天的麒麟2026，将是第一个可测的答案。τ，时间，将是最终的裁判。
分享到：